|
국내 연구진이 반도체 산업의 혁신을 주도할 p형 반도체 소재와 이를 활용한 박막 트랜지스터 개발에 성공했다. 향후 차세대 디스플레이 및 초저전력 반도체 소자 성능개선에 널리 활용될 전망이다.
한국전자통신연구원(ETRI)은 텔레륨(Te) 기반의 칼코지나이드계 p형 반도체 소재를 활용해 상온증착이 가능하면서도 공정이 단순한 p형 Se-Te(셀레늄-텔레늄) 합금 트랜지스터를 개발했다고 23일 밝혔다.
또한 n형 산화물 반도체와 p형 Te의 이종접합 구조에서 Te 박막의 전하 주입 제어를 통해 n형 트랜지스터의 문턱전압을 체계적으로 조절할 수 있는 기술도 개발했다.
반도체는 도핑의 여부에 따라 진성반도체와 불순물 반도체로 구분된다. 진성반도체는 불순물을 첨가하지 않은 순수한 상태의 반도체이다. 반도체에 흔히 사용되는 실리콘의 경우, 순수한 실리콘은 전자가 움직일 수 없기에 전압을 걸어도 전류가 흐르지 않는다.
때문에 진성반도체에 특정 불순물을 첨가, 반도체의 특성과 전기전도도를 조절해 활용한다. 불순물 반도체는 이렇게 첨가된 불순물에 따라 n형 반도체와 p형 반도체로 구분된다.
현재의 디스플레이 분야에 널리 활용되는 소재는 주로 인듐갈륨아연산화물(IGZO) 기반의 n형 산화물 반도체이다. p형 산화물 반도체의 경우, n형 상화물 반도체 대비 전기적 특성, 공정성이 확보되지 않아 p형 저온다결정실리콘(LTPS)을 사용하고 있지만, 제조 비용이 많이 들고, 기판 크기에 제약이 있다는 한계점이 있다.
하지만, 최근 고해상도 디스플레이, 특히 SHV급(8K*4K)급의 해상도에서 240Hz 이상의 주사율이 요구되면서 p형 반도체 개발에 대한 관심이 높아지고 있다. 기존 디스플레이에 활용됐던 n형 반도체 기반의 트랜지스터만으로는 높은 주사율을 갖는 디스플레이 구현에 한계가 있기에 n형 특성에 견줄 수 있는 p형 반도체에 대한 수요가 높아지고 있는 것이다.
이에 ETRI 연구진은 Te에 Se을 첨가함으로써 채널층의 결정화 온도를 높여 상온에서 비정질 박막을 증착한 후 후속 열처리를 통해 이를 결정화한 p형 반도체 개발에 성공했다. 그 결과, 이동도의 개선과 기존 트랜지스터 대비 높은 온·오프라인 전류비 특성을 확보했다.
연구진은 Te 기반의 p형 반도체를 n형 산화물 반도체 박막 위에 이종접합 구조로 도입했을 때, Te의 두께에 따라 n형 트랜지스터의 전자의 흐름을 제어해 n형 트랜지스터의 문턱전압을 조절할 수 있음도 확인했다. 특히, 패시베이션 층 없이도 이종접합 구조에서 Te의 두께를 조절하여 n형 트랜지스터의 안정성을 개선시켰다.
이번 성과를 활용, 고해상도와 저소비전력을 동시에 만족시키는 차세대 디스플레이 산업 발전에 속도가 붙을 전망이다.
이번 성과는 디스플레이뿐만 아니라 반도체 산업에서의 활용도도 뛰어나다. 현재 세계 유수의 반도체 기업들이 반도체의 집적도를 증가시키는 미세공정을 개발하고 있지만, 많은 전문가가 반도체 집적도 증가가 한계에 달했다고 분석하고 있다.
이에 최근에는 여러 개의 반도체 칩을 쌓는 적층 방식이 활용되고 있다. 실리콘 관통전극(TSV)은 가장 대표적인 적층 방식으로, 여러 개의 웨이퍼를 쌓고 구멍을 뚫어 전기적으로 연결한다. 이를 통해 기판 위의 공간 활용도를 높이고, 소비전력을 줄일 수 있다는 장점이 있다. 하지만 공정 비용이 높고, 낮은 수율 등 극복해야할 문제점도 많다.
TSV의 한계를 극복하기 위해 최근에는 여러 개의 웨이퍼를 적층하는 대신 하나의 웨이퍼 위에 소재를 층층이 쌓아올리는 모놀리틱 3D(M3D) 방식이 각광받고 있다. 하지만 고온 공정의 제한적 사용 등의 한계점으로 아직 상용화 단계에는 이르지 못했다.
그러나 ETRI 연구진이 개발한 n형 산화물 반도체와 Te 기반의 p형 반도체 이종접합 박막 트랜지스터 및 p형 반도체 소자는 300℃ 이하의 공정으로도 안정적으로 작동해 M3D 상용화에 한발짝 더 다가섰다는 평가다.
ETRI 플렉시블전자소자연구실 조성행 책임연구원은 “OLED TV와 확장현실(XR) 기기 등 차세대 디스플레이 분야와 초저전력 상보형금속산화 반도체(CMOS) 회로 및 DRAM 메모리 연구 등에 폭넓게 활용될 수 있는 중요한 성과”라고 말했다.
ETRI 연구진은 “Te 기반의 p형 반도체를 6인치 이상의 대면적 기판에서 최적화하고 다양한 회로에 적용해 상용화 가능성을 확보한 후 다양한 응용 분야에 적용할 계획”이라고 밝혔다.
이번 성과는 세계적 학술지‘미국화학회(ACS) 응용재료 및 인터페이스’에 지난 4월과 지난달 각각 게재됐다.
댓글0