SK하이닉스가 AI 메모리 수요 증가에 적기 대응하며 고대역폭메모리(HBM) 시장에서 경쟁사 대비 독점적 지위를 유지하고 있다. ‘HBM 큰손’인 엔비디아에 5세대(HBM3E) 납품을 진행 중인 데 이어 6세대 HBM(HBM4)도 올 하반기 양산 준비를 마치고 공급에 나설 계획이다.
SK하이닉스는 3세대 HBM부터 적용한 독자 패키징 기술인 ‘MR-MUF’ 공정을 HBM 시장 우위 선점의 계기로 평가한다. MR-MUF는 반도체 칩을 쌓아 올린 뒤 칩과 칩 사이 회로를 보호하기 위해 공간 사이에 액체 형태의 보호재를 주입하고 굳히는 공정이다.
제8회 강대원상(소자/공정 분야)을 수상한 이강욱 SK하이닉스 부사장은 14일 SK하이닉스 뉴스룸 인터뷰에서 “SK하이닉스의 MR-MUF는 고난도의 HBM 제품을 높은 수율과 양산성을 가지고 안정적으로 대량 생산할 수 있도록 해줬다”며 “이 기술은 HBM3 및 HBM3E에도 적용되면서 SK하이닉스가 HBM 시장 우위를 굳건히 하는 데 큰 힘이 됐다”고 강조했다.
SK하이닉스는 HBM3와 3E 8단 제품에 MR-MUF, 12단 제품에 어드밴스드 MR-MUF 기술을 적용해 양산하고 있다. HBM4 12단 제품에도 어드밴스드 MR-MUF를 적용해 양산할 계획이다.
반면 삼성전자는 ‘TC NCF(열압착 비전도성 접착필름)’ 공정을 활용 중이다. D램 사이에 비전도성필름을 넣은 뒤 열로 압착하는 방식이다.
삼성전자가 5세대 HBM을 공급하기 위한 엔비디아 품질 테스트에서 잇따라 고배를 마시면서 패키징 기술의 차이가 재조명되기도 했다. 실제 지난해 3월 삼성전자도 HBM 생산에 MR-MUF를 적용할 것이란 외신 보도가 나왔지만 사실무근으로 밝혀졌다.
다만 반도체 업계에선 삼성전자와 SK하이닉스의 HBM 격차가 패키징 공정 차이가 결정적 요인이 아닌 것으로 본다. TC-NCF의 장점도 있어서다. TC-NCF 공정은 열과 압력으로 칩과 기판을 직접 접합해 MR-MUF보다 접합 강도가 높고 외부 충격이나 온도 변화에 더 강하다. 또 HBM의 고집적화 및 소형화에도 유리해 12단 이상의 고적층 HBM 제작에 적합하다는 평가를 받는다. 미국 마이크론도 이 기술로 5세대 HBM을 제작하는 것으로 알려졌다.
오히려 HBM의 원재료가 되는 D램 수율 등 성능이 삼성전자의 발목을 잡았다는 지적이 합리적이다. 삼성전자는 2024년부터 HBM3E 제품에 주로 쓰이는 5세대 10나노급 D램(D1b)을 중심으로 HBM 양산에 주력했지만 수율과 발열 문제 개선에 어려움을 겪었다. 이에 1b를 건너뛰고 6세대 10나노급 D램(D1c) 개발에 나섰으나 수율 확보 단계부터 난관에 부딪친 것으로 알려졌다.
10나노급 D램 공정 기술은 ‘1x(1세대)·1y(2세대)·1z(3세대)·1a(4세대)·1b(5세대)’ 순으로 개발된다. 6세대인 1c 공정으로 갈수록 선폭이 좁아 공정 난도가 기하급수적으로 올라간다. 삼성전자와 SK하이닉스의 D램 기술 격차가 크게 벌어진 지점은 1b와 1c다.
삼성전자는 1월 31일 2024년 4분기 실적 콘퍼런스콜에서 5세대인 HBM3E 개선 제품을 올해 1분기 말부터 주요 고객사에 공급할 예정이라고 강조했다. 현재까지 엔비디아의 품질 테스트를 통과하지 못하면서 실적 부진이 지속된 만큼 원하는 수율 확보를 위해 제품 자체의 재설계에 나선 것으로 파악된다.
젠슨 황 엔비디아 최고경영자(CEO)는 이달 초 미국 라스베이거스에서 열린 세계 최대 IT·가전 전시회 CES 2025에서 삼성전자의 HBM3E 제품에 대해 “새로운 설계가 필요하다”고 언급했다.
삼성전자는 HBM3E 개선 제품의 가시적인 공급 증가는 2분기부터 본격화할 것으로 전망했다.
업계 관계자는 “5세대 공정을 건너뛰고 6세대(D1c) 공정을 단번에 적용해 경쟁사를 넘어서겠다는 삼성전자의 전략이 현실적으로 어려움에 봉착한 것으로 보인다”며 “2분기부터 주류가 될 HBM3E 8단과 12단 양산을 위한 목표 설정에 충실해야 할 것”이라고 말했다.
이광영 기자
gwang0e@chosunbiz.com
댓글0