“어플라이드 머티어리얼즈는 전 세계 고대역폭메모리(HBM) 제조 공정에 투입되는 장비의 50% 이상을 공급하고 있습니다. 3차원(D) D램, 2㎚(나노미터·1㎚는 10억분의 1m) 이하 파운드리(위탁생산) 공정 등에서도 시장을 주도할 것입니다.”
케빈 모라스 어플라이드 제품 마케팅 부사장은 지난 14일 서울 광진구 그랜드 워커힐 서울에서 조선비즈와 만나 이같이 말했다. 지난 13일부터 16일까지 한국에서 열린 IMW 2024(국제 메모리 워크숍)에 참석하기 위해 방한한 모라스 부사장은 현재 어플라이드 반도체 제품 그룹의 마케팅을 총괄하고 있다. 지난해 연 매출 265억달러(약 36조원)를 기록한 어플라이드는 네덜란드 ASML에 이어 글로벌 반도체 장비 시장에서 2위를 달리고 있다.
삼성전자와 SK하이닉스 등 국내 메모리 반도체 기업에게 어플라이드는 없어서는 안될 존재다. 어플라이드는 D램 제조 공정에 필요한 반도체 장비 시장 선두다. 선단 공정에 특화된 극자외선(EUV) 장비를 주력으로 하는 ASML과 달리, 어플라이드는 웨이퍼가 전기적 특성을 갖도록 막을 입히는 박막과 웨이퍼에 필요한 물질을 박막의 두께로 입히는 증착, 불필요한 물질을 제거하는 식각 등 반도체 공정에 투입되는 제품 포트폴리오를 보유하고 있다. 모라스 부사장은 “현재 D램 장비 시장에서 어플라이드는 23%의 점유율로 1위 자리를 차지하고 있다”며 “이는 2위 기업보다 2배 이상 높은 비중”이라고 했다.
그는 “HBM은 여러 개의 D램을 적층하고, 하나의 제품처럼 패키징해야 하기에 수율을 안정화시키는 것이 일반 메모리 반도체와 비교할 때 훨씬 까다롭다”며 “HBM 패키징 과정에서 D램을 연결하기 위한 구멍을 뚫는 실리콘관통전극(TSV) 공정 등 핵심 공정에 필요한 제품 포트폴리오를 구축해 지원하고 있다”고 설명했다.
어플라이드는 메모리 반도체 업계의 ‘게임 체인저’로 거론되고 있는 3D D램과 관련해서도 고객사와 협업을 진행 중이다. 3D D램은 기존 수평 구조의 D램을 수직으로 쌓아 D램 1개의 데이터 처리 용량을 지금보다 3배 이상 늘린 제품이다. 하나의 웨이퍼에 D램을 적층한다는 점에서 여러 개의 웨이퍼에 설계된 D램을 쌓는 HBM과 다르다. 인공지능(AI) 연산 처리에 필요한 메모리 성능이 높아지며, 기존 2D 구조 대비 데이터 처리 용량을 대폭 늘린 3D D램이 차세대 D램으로 각광받고 있다. 모라스 부사장은 “수직으로 쌓는 과정에서 새로운 물질과 공정 기술이 필요해 메모리 반도체 고객사와 연구개발(R&D)을 진행하고 있다”고 했다.
어플라이드는 2㎚ 이하 첨단 공정 경쟁을 벌이고 있는 파운드리(위탁 생산) 업계도 적극 지원하고 있다. 모라스 부사장은 “2㎚ 이하 공정에 필요한 게이트올어라운드(GAA), 후면전력공급(BSPDN) 공정 솔루션 포트폴리오를 구축했다”며 “GAA 공정에 새롭게 도입되는 장비의 50% 이상을 어플라이드에서 공급하고 있다”고 했다.
렌셀러폴리테크닉대에서 재료과학 및 공학박사를 받은 모라스 부사장은 지난 2000년 어플라이드에 합류했다. 어플라이드 금속 증착 제품(MDP) 부문 글로벌 제품 관리 부사장을 역임하며, 반도체의 금속층을 만드는 물리기상증착(PVD)과 화학기상증착(CVD) 등 증착 분야 제품 로드맵 설계를 담당했다. 다음은 그와의 일문일답.
—HBM 제조 장비에서 압도적인 시장 점유율을 차지하고 있는데.
“HBM 패키징에 필요한 기술을 어플라이드는 10년 전부터 연구해 왔다. HBM이 최고 성능을 구현하기 위해서는 여러 개의 D램이 한 치의 오차 없이 적층돼야 한다. HBM이 일반 메모리 반도체와 비교할 때 제조 과정이 까다롭고, 수율을 안정화시키기 어려운 이유다.
D램을 정확하게 쌓기 위해서는 각 웨이퍼를 제대로 식각해야 하고, 웨이퍼 표면이 평탄해져야 한다. 이들을 연결하기 위한 구멍을 뚫는 실리콘관통전극(TSV) 공정이 적용되고, D램을 접합하는 구리를 넣는 과정에서 구리가 실리콘으로 들어가지 않도록 보호막도 투입해야 한다. 오랜 기간 연구를 통해 이 모든 공정에 필요한 솔루션을 갖춰 시장을 선도할 수 있었다.”
—메모리 반도체 기업과 3D D램 관련 협업도 진행 중인데.
“3D D램은 기존 수평 구조의 2D D램과는 차원이 다른 형태의 공정이 적용된다. 메모리 용량을 높이는 방식이 다르다. 지금까지는 선단 D램 제품의 경우 EUV 공정으로 평면에 초미세 회로를 새겨 성능을 끌어올렸다. 하지만 3D D램은 D램을 수직으로 쌓아올리기 때문에 D램 미세화보다 적층 공정이 더욱 중요해진다.
현재 수직 구조에서도 전자가 원활히 이동할 수 있도록 D램을 설계하고 제조하는 과정에서 어려움을 겪고 있다. 낸드는 이미 3D 구조를 갖춘 제품이 출시됐지만, D램은 낸드보다 메모리 전달 속도가 빨라야 해 같은 소재를 사용할 수 없다. 3D D램에 최적화된 소재에 적용할 수 있는 공정 개발을 위해 메모리 업계와 협력하고 있다. 구체적으로 언제 상용화될 것인지 언급할 수는 없지만, 메모리 반도체 고객사의 로드맵에 맞춰 상용화될 수 있도록 협업을 진행하고 있다.”
—차세대 패키징 기술인 하이브리드 본딩 진행 현황은.
“올해 안에 HBM 등 D램에 적용할 수 있는 하이브리드 본딩 솔루션을 출시할 예정이다. 하이브리드 본딩은 칩과 칩 사이 가교 역할을 했던 범프 없이 칩을 연결하는 기술이다. 범프가 없어 칩이 가까워져 전송 속도도 빨라지고 제품 크기도 줄어든다. 국제반도체표준화기구(JEDEC)에서 6세대 고대역폭메모리인 HBM4 두께 규격을 완화해 당장 HBM에서 하이브리드 본딩이 적용되지는 않을 것으로 보인다.
하지만, HBM이 세대를 거듭하며 층수가 높아져 하이브리드 본딩의 필요성이 부각되고 있다. HBM보다 더 높은 정밀도를 요구하는 로직 반도체 분야에서는 이미 하이브리드 본딩이 도입되고 있다. HBM은 적층이 관건이기 때문에 기술 양상이 다른 측면이 있지만, 빠른 시일 내 HBM에도 하이브리드 본딩이 적용될 것으로 전망한다. 하이브리드 본딩이 도입되면 현재 메모리 반도체 업계에서 활용되고 있는 접합 공정을 대체하게 될 것이다.”
—최근 파운드리 업계에서 2㎚ 이하 미세화 경쟁을 벌이고 있는데.
“현재 파운드리 업계에서는 미세 공정을 위해 핀펫과 GAA, BSPDN 등의 공정을 순차적으로 도입하고 있다. 전류가 흐르는 채널 4면을 게이트가 둘러싸 전류의 흐름을 보다 세밀하게 제어하는 GAA는 접촉면이 3면에 그치는 핀펫 대비 30% 이상 칩 사이즈를 줄일 수 있다. 전력선을 웨이퍼 뒷면에 배치, 회로와 전력 공급 공간을 분리하면서 전력 효율을 최대치로 끌어올린 BSPDN 기술을 적용하면 GAA와 비교할 때 10~30%가량 작게 만들 수 있다. 현재 파운드리 업계는 기존 핀펫 공정에서 GAA 기술로 전환하고 있다.
공정이 미세화 될수록 식각이나 증착, 계측, 소자의 성능을 향상시키는 기술이 정밀해져야 한다. 어플라이드는 GAA 기술에 필요한 공정 장비도 대부분 갖췄고, 기술 전환 과정에서 새롭게 투입되는 장비의 50% 이상을 공급하고 있다. HBM, 3D D램뿐만 아니라 2㎚ 이하 미세 공정이 상용화되는 첨단 반도체 시대를 고객사와 함께 열어가겠다.”
댓글0